本發明屬于高速數據通信，更為具體地講，涉及一種基于雙mlsd（dualmaximum?likelihood?sequence?detection，即雙最大似然序列檢測器，簡稱dual-mlsd）架構的高速串行解串（serdes）接收器，可用于200g/通道（lane）及以上速率的高速數據的串行解串，以解決高強度碼間干擾和噪聲問題。
背景技術：
1、隨著數據中心、高性能計算和人工智能網絡對帶寬需求的爆炸式增長，serdes的每通道傳輸速率正從100g向200g、400g乃至更高邁進。符號速率越高，信號受到的系統帶限越嚴重，由此導致嚴重的isi（inter-symbol?interference，符號間干擾），導致單個符號的脈沖能量擴散并干擾相鄰的多個甚至數十個符號。
2、serdes已經從模擬架構過渡到dsp-based架構，dsp可以利用ffe（feed?forwardequalization，前饋均衡）、dfe（decision?feedback?equalization，判決反饋均衡）、mlsd等算法實現傳輸能力的大幅提升。傳統的線性均衡器，比如ffe、dfe，在處理200g/通道及以上的信號時已接近性能極限。而mlsd是最大似然序列檢測器，是理論上最優的檢測算法，基于維特比算法在所有可能的發送序列中找到概率最大的一個。mlsd的設計在高速serdes中起到了至關重要的作用。
3、但是，mlsd的功耗與記憶長度、信號狀態呈指數增長。對于大型數據中心，serdes等的算力互聯可能會用到幾千、幾萬，甚至幾十萬條通道，每個通道的功耗增長，放到整個數據中心來看都會放大幾十萬倍，是不可接受的。甚至有時，由于互聯功耗的提升，單個機柜無法散熱，使得原本單機柜可達成的算力，分散到多個機柜中，這無形中又增加了成本。所以，需要追求mlsd架構的極致功耗。
4、另外，芯片的面積也是非常重要的因素，在諸如gpu等芯片設計中，傳輸單元的面積過大，就會擠壓算力的面積，所以往往對傳輸單元的面積具有極高的要求。
5、然而，隨著傳輸速率的逐步提升，傳統的mlsd架構面臨了嚴峻的功耗挑戰、面積挑戰：
6、相對低速的傳輸系統中，比如在100g?serdes中，系統傳輸的最大帶限是40db，配合鏈路中的噪聲情況，一般系統的等效alpha值一般不會超過0.6，這時mlsd算法可以簡化設計來達到降低功耗的目的。而隨著速率提升到200g/lane，甚至更高，傳輸系統的噪聲及帶限都極具上升，等效alpha值也進一步提升，此時簡化的mlsd的設計會無法滿足需求了，那么功耗面積就會大幅提升。
7、因此，迫切需要一種能夠在高速互聯中，功耗面積優異的新型接收機架構。
8、圖1是現有mlsd算法架構圖（參見文獻：yukui?yu,?yi?che,?tianwai?bo,daehokim,?andhoonkim*,?“reduced-state?mlse?for?an?im/dd?system?using?pammodulation”,?vol.?28,?no.?26/21?december?2020/optics?express?38505）。如圖1所示，(a)為傳統的mlsd算法架構，對應的維特比（viterbi）如(b)所示，狀態是4個，對應pam4信號的四個電平，分支（transition）為16個，我們稱之為full-state?mlsd，即全狀態的mlsd（簡稱fs-mlsd）。圖1(c)是reduced?-state?mlsd，即降狀態的mlsd（簡稱rs-mlsd）算法架構，通過ffe提供判決條件，從原有的4個狀態中降低維度到2個狀態，進而實現4個分支的計算傳輸，如(d)所示。
9、從圖1可以知道，由于傳輸降低了75%，所以rs-mlsd架構的功耗基本只有full-mlsd架構的30%左右。
10、但是，rs-mlsd架構的使用是有局限性的：
11、如圖2所示（參見文獻：7.3:?a?224gb/s?3pj/b?40db?insertion?losstransceiver?in?3nm?finfet?cmos,???2024?ieee?international?solid-statecircuits?conference）
12、rs-mlsd只適用于相關系數的場景，而相關系數超過0.75后，rs-mlsd的性能就會下降，需要用fs-mlsd來逼近極限性能。
13、在200g?serdes的標準定義中，已經定義相關系數最大值達到0.85，也就是相當一部分場景下，rs-mlsd無法使用。
14、在mlsd芯片設計中，該如何解決此難題呢？可以想象的是，功率優先的話，我們可以把rs-mlsd和fs-mlsd都放置到高速串行解串接收器芯片中，這樣不同場景開啟不同的mlsd來實現每個場景的功耗最優，但是，兩份算法就是兩份電路，需要兩份芯片面積，會造成面積浪費。或者，我們只放置一份fs-mlsd，所有的場景都使用，這樣雖然節省了面積，但是每個場景的功耗卻不是最優的。
技術實現思路
1、本發明的目的在于克服現有技術的不足，提供一種基于雙mlsd架構的高速串行解串接收器，使得高速串行解串接收器能夠達到接近香農極限的傳輸性能，同時以最優的面積達到相關系數小于或大于模式閾值兩種場景下的最優功耗。
2、為實現上述發明目的，本發明基于雙mlsd架構的高速串行解串接收器，包括adc以及前饋均衡器，adc對接收信號進行模數轉換，得到高速串行信號并送入前饋均衡器進行預加重處理，以補償高頻衰減，得到補償后的高速串行信號；
3、其特征在于，包括：
4、arburg估計模塊，用于計算高速串行信號的相關系數值即值；
5、雙mlsd模式模塊，由個2狀態4分支譯碼模塊組成，等于高速串行信號的狀態數量；
6、升狀態譯碼模塊；
7、降低態與后濾波模塊，根據值進行判斷：
8、如果值小于設定模式閾值，則降低態與后濾波模塊根據前饋均衡器輸出的粗判決，把高速串行信號的狀態降低到2個狀態后發送給雙mlsd模式模塊，雙mlsd模式模塊根據值小于設定模式閾值，啟動降狀態mlsd即rs-mlsd模式，個2狀態4分支譯碼模塊中的一個進行譯碼，其他2狀態4分支譯碼模塊都處于關閉狀態，譯碼后的信息輸出給升狀態譯碼模塊，升狀態譯碼模塊根據譯碼后的信息輸出譯碼符號，完成mlsd譯碼；
9、如果值大于等于設定模式閾值，則降低態與后濾波模塊根據前饋均衡器輸出的粗判決，把高速串行信號的狀態分為個狀態，并發送給雙mlsd模式耦合模塊，雙mlsd模式耦合模塊根據值大于等于設定模式閾值，啟動降狀態mlsd即fs-mlsd模式，個2狀態4分支譯碼模塊分別對個狀態同時進行譯碼，譯碼后的信息發送給升狀態譯碼模塊，升狀態譯碼模塊根據個2狀態4分支譯碼模塊的譯碼后的信息即綜合度量值選擇最優概率，輸出譯碼符號，完成mlsd譯碼。
10、本發明的發明目的是這樣實現的：
11、本發明提供了一種基于雙mlsd架構的高速串行解串接收器，在前饋均衡的基礎上，為了應對相關系數小于或大于模式閾值兩種場景下，對mlsd狀態數不同需求的情況，設計了一個包含rs-mlsd（降狀態的mlsd，低功耗模式）與fs-mlsd（全狀態轉換的mlsd，極限性能模式）兩種模式的雙mlsd（dual-mlsd）架構，通過把高速串行的個狀態，分支的譯碼過程，獨立解耦的設計為個2狀態4分支譯碼模塊，并構建arburg估計模塊用于計算高速串行信號的相關系數值即值，配合降低態與后濾波模塊和升狀態譯碼模塊完成兩種模式的切換，達到最優面積設計，且在各個場景都達到最優功耗，逼近極限性能的mlsd譯碼器。本發明采用2狀態4分支譯碼模塊，把全狀態的分支計算，打散到個分區即個2狀態4分支譯碼模塊中，每個分區只進行2狀態4分支的譯碼計算，如此實現了各個分支的獨立設計，獨立開關，從而實現了rs-mlsd和fs-mlsd設計資源的最大化兼容，且保證了可獨立完全解耦功耗。