本技術(shù)涉及半導(dǎo)體，尤其涉及一種sgt?mosfet器件結(jié)構(gòu)。
背景技術(shù)：
1、sgt?mosfet(split-gate-trench?metal-oxide-semiconductor?field-effecttransistor，分裂柵極溝槽金屬氧化物半導(dǎo)體場效應(yīng)晶體管)器件結(jié)構(gòu)因具有電荷耦合效應(yīng)，在傳統(tǒng)溝槽mosfet器件結(jié)構(gòu)的垂直耗盡層(如p體區(qū)p-body和n型漂移區(qū)n-epi結(jié))基礎(chǔ)上引入了水平耗盡，將器件電場由三角形分布改變?yōu)榻凭匦蔚牟ɡ诵畏植肌Ｔ诓捎猛瑯訐诫s濃度的外延規(guī)格情況下，sgt?mosfet器件可以獲得更高的擊穿電壓，該器件結(jié)構(gòu)在中低壓功率器件領(lǐng)域得到廣泛應(yīng)用。
2、在傳統(tǒng)n溝道的sgt?mosfet器件的結(jié)構(gòu)中，該器件的柵極g極接正電位，源極s極接零電位。若g極和s極的電壓差vgs>閾值電壓vth，則該器件的n溝道處于開啟狀態(tài)。該器件的漏極d極接正電位，電流從d極流到s極。由于d極和s極有電壓差，s極(即屏蔽柵)相當于負極，則根據(jù)平行板電容器原理，s極會在柵極溝槽與外延層相接觸的一側(cè)吸引正電荷形成耗盡展寬。然而，n溝道的sgt?mosfet器件為單極性器件，其電子為多數(shù)載流子，耗盡展寬區(qū)為正電荷，電子不能通過。因此，壓縮了該器件開啟時的電流通路，從而增加了器件的比導(dǎo)通電阻rsp(specific?on?resistance)。
3、目前，為了解決傳統(tǒng)sgt?mosfet器件的高比導(dǎo)通電阻問題，現(xiàn)有的方案會通過調(diào)整外延層來到達最優(yōu)的耐壓bvdss(breakdown?voltage?drain?to?source)和導(dǎo)通電阻rdson的折中。比如采用外延電阻率漸變式或多層外延層結(jié)構(gòu)。這樣會增加外延層生產(chǎn)難度，外延層量產(chǎn)后的管控也比較困難，外延層輕微的波動就會導(dǎo)致器件參數(shù)變化明顯，致使sgt?mosfet器件仍存在高比導(dǎo)通電阻的問題。
技術(shù)實現(xiàn)思路
1、本申請實施例通過提供一種sgt?mosfet器件結(jié)構(gòu)，解決了現(xiàn)有技術(shù)中sgt?mosfet器件仍存在高比導(dǎo)通電阻的技術(shù)問題，實現(xiàn)了降低sgt?mosfet器件的比導(dǎo)通電阻rsp，并保持器件的耐壓bvdss變化不明顯，降低器件的生產(chǎn)成本，具有經(jīng)濟實惠、操作性強等技術(shù)效果。
2、第一方面，本實用新型實施例提供一種sgt?mosfet器件結(jié)構(gòu)，包括：襯底、外延層、摻雜區(qū)、柵極區(qū)和緩沖層；
3、所述外延層位于所述襯底之上；
4、所述摻雜區(qū)位于所述外延層上；
5、所述柵極區(qū)位于所述外延層上，且貫穿所述摻雜區(qū)；
6、所述緩沖層位于所述外延層中，且位于所述摻雜區(qū)之下，并包裹所述柵極區(qū)的柵極溝槽。
7、可選的，所述緩沖層的導(dǎo)電類型為n型。
8、可選的，所述緩沖層的摻雜濃度范圍為5e15cm-3～1e16cm-3。
9、可選的，所述緩沖層的厚度范圍為0.2um～0.5um。
10、可選的，所述緩沖層包括：第一緩沖子層和第二緩沖子層；
11、所述第一緩沖子層和所述第二緩沖子層均位于所述外延層中，且位于所述摻雜區(qū)之下；
12、所述第一緩沖子層和所述第二緩沖子層的頂部均與所述摻雜區(qū)相接觸，所述第一緩沖子層的底部與所述第二緩沖子層的底部相接觸，以通過所述第一緩沖子層與所述第二緩沖子層包裹所述柵極溝槽。
13、可選的，所述摻雜區(qū)包括：p-阱區(qū)和n+源區(qū)；
14、所述p-阱區(qū)位于所述外延層上；
15、所述n+源區(qū)位于所述p-阱區(qū)上，其中，所述n+源區(qū)的表面與所述外延層的表面處于同一水平面。
16、可選的，所述柵極區(qū)包括：所述柵極溝槽、控制柵、屏蔽柵和柵極氧化層；
17、所述柵極溝槽貫穿所述p-阱區(qū)和所述n+源區(qū)，且位于所述外延層中，所述柵極溝槽的底部接觸所述外延層；
18、所述屏蔽柵位于所述柵極溝槽內(nèi)的底部；
19、所述控制柵位于所述柵極溝槽內(nèi)，且位于所述屏蔽柵之上；
20、所述柵極氧化層填充在所述柵極溝槽內(nèi)，在所述屏蔽柵與所述柵極溝槽的內(nèi)壁之間，在所述控制柵與所述柵極溝槽的內(nèi)壁之間，以及在所述屏蔽柵與所述控制柵之間。
21、可選的，所述襯底的導(dǎo)電類型和所述外延層的導(dǎo)電類型均為n型。
22、可選的，還包括：介質(zhì)層，所述介質(zhì)層位于所述外延層之上，且覆蓋所述摻雜區(qū)和所述柵極區(qū)。
23、可選的，還包括：正面金屬層和背面金屬層；所述正面金屬層位于所述介質(zhì)層之上，且覆蓋所述摻雜區(qū)和所述柵極區(qū)；所述背面金屬層位于所述襯底之下。
24、本實用新型實施例中的一個或多個技術(shù)方案，至少具有如下技術(shù)效果或優(yōu)點：
25、在本實用新型實施例中，在柵極區(qū)的柵極溝槽與襯底之上的外延層之間設(shè)有緩沖層，以通過緩沖層包裹住柵極溝槽，進而緩沖層包裹住柵極氧化層，使得柵極區(qū)吸引的正電荷形成的耗盡展寬得以減弱。這樣在器件導(dǎo)通時，正電荷形成的耗盡展寬的寬度縮短，電流通路增大，進一步降低導(dǎo)通電阻，降低器件的比導(dǎo)通電阻，還保持耐壓bvdss(breakdownvoltage?drain?to?source)的穩(wěn)定，即不影響器件原來的耐壓bvdss。如此，通過本實用新型實施例的器件結(jié)構(gòu)，還能降低器件的生產(chǎn)成本，具有經(jīng)濟實惠、操作性強等優(yōu)勢。
1.一種sgt?mosfet器件結(jié)構(gòu)，其特征在于，包括：襯底、外延層、摻雜區(qū)、柵極區(qū)和緩沖層；
2.如權(quán)利要求1所述的sgt?mosfet器件結(jié)構(gòu)，其特征在于，所述緩沖層的導(dǎo)電類型為n型。
3.如權(quán)利要求2所述的sgt?mosfet器件結(jié)構(gòu)，其特征在于，所述緩沖層的厚度范圍為0.2um~0.5um。
4.如權(quán)利要求3所述的sgt?mosfet器件結(jié)構(gòu)，其特征在于，所述緩沖層包括：第一緩沖子層和第二緩沖子層；
5.如權(quán)利要求1~4中任一項所述的sgt?mosfet器件結(jié)構(gòu)，其特征在于，所述摻雜區(qū)包括：p-阱區(qū)和n+源區(qū)；
6.如權(quán)利要求5所述的sgt?mosfet器件結(jié)構(gòu)，其特征在于，所述柵極區(qū)包括：所述柵極溝槽、控制柵、屏蔽柵和柵極氧化層；
7.如權(quán)利要求1~4中任一項所述的sgt?mosfet器件結(jié)構(gòu)，其特征在于，所述襯底的導(dǎo)電類型和所述外延層的導(dǎo)電類型均為n型。
8.如權(quán)利要求1~4中任一項所述的sgt?mosfet器件結(jié)構(gòu)，其特征在于，還包括：介質(zhì)層，所述介質(zhì)層位于所述外延層之上，且覆蓋所述摻雜區(qū)和所述柵極區(qū)。
9.如權(quán)利要求8所述的sgt?mosfet器件結(jié)構(gòu)，其特征在于，還包括：正面金屬層和背面金屬層；所述正面金屬層位于所述介質(zhì)層之上，且覆蓋所述摻雜區(qū)和所述柵極區(qū)；所述背面金屬層位于所述襯底之下。